XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Může dosáhnout vyšší nákladové efektivity ve více aspektech, včetně logiky, zpracování signálu, vestavěné paměti, LVDS I/O, paměťových rozhraní a transceiverů. FPGA Artix-7 jsou perfektní pro cenově citlivé aplikace, které vyžadují špičkovou funkčnost.
Čip XCZU15EG-2FFVB1156I je vybaven vestavěnou pamětí 26,2 Mbit a 352 vstupními/výstupními terminály. 24 DSP transceiver, schopný stabilního provozu při 2400 MT/s. K dispozici jsou také 4 10G SFP+optická rozhraní, 4 40G QSFP optická rozhraní, 1 USB 3.0 rozhraní, 1 gigabitové síťové rozhraní a 1 DP rozhraní. Deska má samočinnou sekvenci zapnutí a podporuje režim vícenásobného spuštění
Jako člen čipu FPGA má XCVU9P-2FLGA2104I 2304 programovatelných logických jednotek (PL) a 150 MB vnitřní paměti, poskytující taktovací frekvenci až 1,5 GHz. Poskytuje 416 vstupně/výstupních pinů a 36,1 Mbit distribuovanou RAM. Podporuje technologii programovatelného hradlového pole (FPGA) a může dosáhnout flexibilního návrhu pro různé aplikace
XCKU060-2FFVA1517I byl optimalizován pro výkon systému a integraci v rámci 20nm procesu a využívá technologii jednoho čipu a technologie vrstveného křemíkového propojení (SSI) nové generace. Toto FPGA je také ideální volbou pro intenzivní zpracování DSP potřebné pro lékařské zobrazování nové generace, 8k4k video a heterogenní bezdrátovou infrastrukturu.
Zařízení XCVU065-2FFVC1517I poskytuje optimální výkon a integraci při 20nm, včetně šířky pásma sériového I/O a logické kapacity. Jako jediné špičkové FPGA v průmyslu 20nm procesních uzlů je tato řada vhodná pro aplikace od 400G sítí až po rozsáhlý návrh/simulace prototypů ASIC.
Zařízení XCVU7P-2FLVA2104I poskytuje nejvyšší výkon a integrovanou funkčnost na 14nm/16nm FinFET uzlech. Třetí generace 3D IC od AMD využívá technologii vrstveného křemíkového propojení (SSI), aby prolomila omezení Moorova zákona a dosáhla nejvyššího zpracování signálu a šířky pásma sériového I/O, aby splňovala nejpřísnější požadavky na design. Poskytuje také virtuální jednočipové návrhové prostředí, které poskytuje registrované směrovací linky mezi čipy pro dosažení provozu nad 600 MHz a poskytuje bohatší a flexibilnější takty.
